Publicações · o trabalho, por escrito
O que dá
para citar.
A arquitetura e as medições estão documentadas e registradas publicamente. Preferimos um preprint com DOI a um slide com promessa.
Preprint
técnico.
Registrado no Zenodo, com DOI permanente, e submetido ao SBESC 2026.
SBESC 2026 · SUBMETIDO
Bounding Priority Inversion at IPC Endpoints in an AArch64 Microkernel for Autonomous-Vehicle Control Loops: A Silicon Evaluation on Cortex-A72
Documenta a arquitetura do microkernel e a avaliação em silício da contenção de inversão de prioridade em endpoints de IPC, medida no Cortex-A72. Não afirma certificação concluída.
DOI 10.5281/zenodo.20767672Cortex-A72WCETPriority ceiling
Ler no Zenodo ↗
O número
central.
Sob inversão de prioridade induzida em bancada, com o protocolo de proteção ligado contra o baseline sem ele. Medido no A72, cinco execuções.
2,28 µsIPC protegido sob inversão (p99 2351 ns)
~1,003 msbaseline sem herança nem teto
5execuções idênticas
A72silício, não emulação